

2D 전기열해석을 이용한 CFET 소자의 자가발열 분석 및 구조 최적화

김태우, 한민희, 조성민, 윤혜린
광운대학교 소속

e-mail : {[danielkim9230](mailto:danielkim9230@kw.ac.kr), [minhee042896](mailto:minhee042896@kw.ac.kr), [smcho0419](mailto:smcho0419@kw.ac.kr), [wkqrha](mailto:wkqrha@kw.ac.kr)}@kw.ac.kr

Electrothermal Analysis and Structural Optimization of CFET Devices using a 2D MATLAB Framework

Taewoo Kim, Minhee Han, Seongmin Cho, Hyerin Youn
Kwangwoon University

Abstract

The complementary field-effect transistor (CFET), with an N-type FET stacked above a P-type FET, is a leading candidate for sub-3 nm nodes, but its dense vertical integration severely aggravates the self-heating effect (SHE). This work presents a 2D MATLAB-based electrothermal simulation framework for efficient design-space exploration of CFETs employing a buried thermal rail with bottom-VDD/top-VSS power delivery (BTR-BDTS). The x-z cross-sectional model treats the nanosheet-width direction as a lumped phonon-boundary parameter, enabling rapid evaluation compared to full 3D TCAD. Calibrated against the 3D TCAD reference of Pan et al. (Micromachines, 2023), the simulator reproduces the W-baseline PFET thermal resistance and on-current within $\pm 2\%$. A one-variable-at-a-time sweep over six in-plane geometric parameters and four routing metals (W, Co, Ru, Mo) yields an All-Best configuration that reduces the maximum

temperature rise by ~ 101 K, lowers PFET R_{th} by 43%, and improves the I_{on}/I_{off} ratio by $3.9\times$ relative to the W-baseline, with tungsten identified as the most thermally favorable routing metal. The framework provides practical design guidelines for thermally efficient CFET architectures.

I. 서론

반도체 공정 기술이 3nm 이하의 초미세 영역으로 진입함에 따라, 나노시트(Nanosheet) 기반 GAA(Gate-All-Around) 구조가 도입되었으며, 최근에는 실적재 밀도를 극대화하기 위해 N형과 P형 트랜지스터를 수직으로 적층하는 CFET(Complementary FET) 구조에 대한 연구가 활발히 진행되고 있다. [4]

CFET은 소자 면적을 획기적으로 줄일 수 있다는 장점이 있으나, 수직 적층 구조 특성상 상부 소자(NFET)에서 발생하는 열이 하부 소자(PFET)와 기판으로 방출되는 경로가 제한되어 심각한 자가 발열 문제(Self-heating effect)를 야기한다.[3,5] 이러한 내부 온도 상승은 캐리어 이동도 감소 및 문턱 전압 시프트(V_{th} shift)를 유발하여 소자의 전기적 특성과 신뢰성을 저하시키는 주요 원인이 된다.[2]

따라서 본 연구에서는 MATLAB 기반 2D 전열

(electrothermal) 시뮬레이터를 독자적으로 구축하였다. 제안된 x - z 단면 모델은 나노시트 폭 방향을 phonon-boundary 효과를 반영한 lumped 파라미터로 처리함으로써, 3D TCAD 대비 빠른 평가 속도를 확보하면서도 BTR-BDTS 구조에 대해 Pan et al.[1]의 결과와 PFET 기준 $\pm 2\%$ 이내의 오차로 보정되었다. 이 프레임워크를 활용하여 6개의 기하학적 변수(Lg, Hch, Hsus, HMDI, HBPR, Lext)와 4종의 배선 금속(W, Co, Ru, Mo) 이 소자 내부 온도 분포 및 구동 특성에 미치는 영향을 정량적으로 분석하고, 열 저항을 최소화하는 All-Best 설계 가이드라인을 도출하였다.

II. 본론

2.1 MATLAB 기반 수치해석 시뮬레이터

2.1.1 구조 및 2D 모델링 프레임워크

본 연구는 3-nm node CFET (Complementary FET) 구조에서 BPR (Buried Power Rail)과 BTR (Buried Thermal Rail)을 통합한 BDTS (Bottom VDD Top VSS)의 자기발열 효과를 분석한다. 3D nanosheet 구조는 channel length 방향(x)과 stack 방향(z)을 포함하는 2D cross-section으로 단순화하였으며, nanosheet width 방향(y)의 열 확산은 phonon boundary scattering term으로 lumped 처리하였다.[2]

재료	영역	k ₃₀₀ [W/m·K]	α
Si	Substrate	148	1.3
Si	NFET 채널	7.5	1.3
Si	NFET S/D	5.5	1.1
SiGe	PFET 채널	7.5	0.8
SiGe	PFET S/D	1.0	0.8
W	Gate / BPR / BTR / Contact	175	0
Co	Metal 후보	100	0
Ru	Metal 후보	117	0
Mo	Metal 후보	142	0
HfO ₂	High-k gate dielectric	2.3	0
SiO ₂	Interfacial oxide / MDI	1.4	0
SiN	Spacer	18.5	0
Low-k	BEOL ILD	0.8	0

표 1. 재료별 열적 물성 파라미터[7,8]

사용한 물성 파라미터는 [표1]과 같다.

2.1.2 지배방정식

정상상태 자기발열 분포는 비선형 열전도 방정식으로 기술된다.

$$\nabla \cdot [k(T)\nabla T] - h_{op}(T - T_{env}) + Q(x, z) = 0 \quad (1)$$

본 2D framework는 (x, z) 단면 위에서 열전달을 직접 풀이하고, nanosheet 폭(y) 방향의 열손실은 lumped reaction term $h_{op} \cdot (T - T_{env})$ 로 흡수한다. 이는 Cheng et al. [10]이 FinFET에 제안한

characteristic thermal length λ 기반 모델과 동일한 구조이며, 본 연구는 이를 y 방향에 적용한 것이다. 1차원 slab의 fundamental Dirichlet eigenmode를 채택하면 식 (2)로 정리된다.

$$h_{op} = \eta \frac{\pi^2 k_{ch}}{W_{ns}^2} \quad (2)$$

무차원 계수 η 는 Pan et al. [1]의 3D TCAD baseline 결과에 맞춰 calibration 된 것으로 $\eta = 0.1645$ 를 사용하였다. 이로부터 추출되는 effective thermal length는 본 연구의 $W_{ns} = 25$ nm가 상온 Si phonon mean free path(~ 40 nm)와 동일 차수인 Casimir limit 영역에 위치한다는 사실 [10]과 정합한다. 다만 본 lumped 형태는 NFET 절대 열저항에서 약 -40% 편차가 잔존하므로, 본 연구의 결과는 W-baseline 대비 상대적 개선을 관점에서 해석한다.

2.1.3 재료의 열적 성질

각 재료의 온도 의존 열전도도는 phonon scattering을 고려한 power-law 모델을 사용한다.[7]

$$k_i(T) = k_{i,300} \left(\frac{T_{env}}{T} \right)^{a_i} \quad (3)$$

채널 및 S/D 영역에 접한 게이트 산화막 셀에 대해 thermal boundary resistance (TBR)로 반영하며, 해당 셀의 유효 열전도도는 식 (4)와 같이 보정된다.[8]

$$\frac{1}{k_{eff}} = \frac{1}{k_{bulk}} + \frac{R_{itf}}{\Delta z} \quad (4)$$

이와 별개로, solver 내부에서 이중 재료 경계의 cell 간 열전도도는 harmonic mean으로 평균화하여 flux 연속성을 보장한다.

2.1.4 열 생성 모델

자기발열은 channel-drain junction의 high-field region에 집중되므로, 발열 밀도 Q 는 drain edge로부터 L_{ext} 만큼 떨어진 hot spot을 중심으로 한 2D Gaussian 분포로 근사하여 모델링한다.[1]

$$Q(x, z) = Q_0 \exp \left[-\frac{(x - x_{hot})^2}{2\sigma_x^2} - \frac{(z - z_{ch})^2}{2\sigma_z^2} \right] \quad (5)$$

여기서 Q_0 는 핫스팟 중심에서의 최대 발열 밀도이며, $\sigma_x = L_g/2$, $\sigma_z = H_{ch}$ 이며, NFET/PFET 각 nanosheet에 대해 독립적으로 적용된다.

2.1.5 경계 조건

상부 BEOL과 하부 substrate 면에는 effective contact resistance R_c 를 통한 Robin 조건을 부과한다.

$$-k \frac{\partial T}{\partial n} \Big|_{top, bot} = h_c (T - T_{env}), h_c = 1/R_c \quad (6)$$

여기서 n 은 경계면의 외향 법선 방향이며, Robin 조건은 도메인 외부의 열 경로를 유한 열저항 R_c 로 lumped 모델링한 것이다. Pan et al. [1] Table 2를 따라 $R_{c, \top} = R_{c, \perp} = 4 \times 10^{-9} m^2 K/W$ 를 사용하였다. 측면($x=0, x=X$)은 device array 대칭성을 가정하여 단열 조건(Neumann)을 적용한다.

2.1.6 자기발열

자기발열에 의한 mobility degradation을 반영하여, 채널 최고온도 T_{max} 에서의 on-current는

$$I_{on}(T_{max}) = I_{on,0} \left(\frac{T_{max}}{T_{env}} \right)^{-\alpha_{tr}} \quad (7)$$

로 모델링한다. Pan et al. [1]의 TCAD 결과를 power-law로 근사한 fitting parameter로, on current 개선율에 맞추어 $\alpha_n = 0.4145$, $\alpha_p = 0.467$ 로 보정하였다. [1] Off-current는 온도 의존 subthreshold swing을 통해 계산한다.

$$SS(T) = m \cdot \frac{k_B T}{q} \ln(10) \quad (8)$$

$$I_{off}(T_{max}) = I_{on,0} \cdot 10^{-V_{th,0}/SS(T_{max})} \quad (9)$$

여기서 $V_{th}=0.2876V$ 는 Pan et al. [1]의 Ioff-4nA 조건에서 역산한 값이다. SS가 온도에 선형 비례하므로 자기발열과 함께 Ioff가 지수적으로 증가한다.

2.1.7 열저항

소자의 열적 성능은 수식 (10)과 같이 effective thermal resistance로 정량화된다.

$$R_{th} = \frac{\Delta T_{max}}{P_{diss}} = \frac{T_{max} - T_{env}}{I_{on} \cdot V_{DD}} \quad (10)$$

2.1.8 수치 해석

방정식 (1)은 1 nm 균일 격자 위에서 유한차분법으로 이산화되며, successive over-relaxation (SOR, $\omega = 1.5$)으로 풀이한다. $k(T)$ 의 비선형성은 outer iteration으로 처리하고, inner loop는 $\max|\Delta T| < 0.01K$, outer loop는 $|T_{max}^{(n)} - T_{max}^{(n-1)}| < 0.3K$ 를 수렴 조건으로 한다.

파라미터	기호	Nominal [nm]	Sweep 범위 [nm]
Gate length	L_g	12	10, 12, 14, 16
Channel thickness	H_{ch}	5	4, 5, 6, 7
Suspension thickness	H_{sus}	14	10, 12, 14, 16, 18, 20
MDI thickness	H_{MDI}	20	15, 20, 25, 30
BPR thickness	H_{BPR}	90	60, 90, 120
Drain extension length	L_{ext}	3	2, 3, 4, 5
Spacer length	L_{sp}	5	고정
S/D length	L_{SD}	15	고정
BPR/BTR x폭	CD_{BTR}	15	고정
BTR thickness	D_{BPR}	23	고정
Nanosheet 수	N_{ns}	3	고정
Nanosheet 폭	W_{ns}	25	고정

표 2. 구조 파라미터의 nominal 값과 sweep 범위

본 2D 프레임워크는 y 방향 열 확산을 lumped 처리하므로 full 3D TCAD 대비 PFET 열저항은 $\pm 2\%$ 이내로 정확하나, NFET 열저항은 약 39% 과소평가된다. 따라서 본 연구의 결과는 절대값보다는 W baseline 대비 상대적 개선율의 관점에서 해석한다.

분류	파라미터	값	비고
전기 특성	V_{DD}	0.7 V	공급 전압
전기 특성	$I_{on,D}$	2.48×10^{-4} A	Pan baseline
전기 특성	$V_{th,0}$	0.2876 V	$I_{off} = 4$ nA에 calibration
전기 특성	a_n	0.4145	NFET mobility 온도 지수
전기 특성	a_p	0.467	PFET mobility 온도 지수
전기 특성	m	1.0	Ideal MOSFET SS(T) 계수
열 특성	T_{env}	300 K	Ambient 온도
열 특성	$h_{op,cal}$	0.1645	Phonon BC calibration factor
열 특성	R_{itf}	2×10^{-8} m ² K/W	Channel/oxide TBR
열 특성	$R_{c,top}$	4×10^{-9} m ² K/W	상부 contact thermal resistance
열 특성	$R_{c,bot}$	4×10^{-9} m ² K/W	하부 contact thermal resistance

수치 해석	격자 크기	1 nm	$\Delta x = \Delta z$
수치 해석	SOR factor	$\omega = 1.5$	Over-relaxation
수치 해석	Inner tolerance	0.01 K	$\max \Delta T $
수치 해석	Outer tolerance	0.3 K	$ T_{\max}(n) - T_{\max}(n-1) $

표 3. Calibration 파라미터 및 운영 조건

III. 구현

3.1. 재료 물성에 따른 성능 값 비교




그림 1. 소재에 따른 ΔT , R_{th} , I_{on}/I_{off} 값 비교 -

W(텅스텐), Co(코발트), Ru(루테튬), Mo(몰리브덴)

본 연구에서는 CFET의 열 방출 효율을 극대화하기 위해 게이트 및 배선 소재 후보군(W, Co, Ru, Mo)에 따른 소자 특성을 시뮬레이션하였다.[9] [그림 1]는 각 금속 소재가 온도 변화(ΔT), 열 저항(R_{th}), 그리고 전기적 성능 지표인 I_{on}/I_{off} 에 미치는 영향을 NFET/PFET으로 구분하여 비교한 결과이다. 시뮬레이션 결과 W(텅스텐)이 미세하게 가장 좋은 성능을 보였으나, 단일 라우팅 금속 변경만으로는 자가 발열 문제 해결에 한계가 있음을 확인하였다. 이에 본 연구는 Pan et al. [1]의 calibration 일관성을 고려하여 W를 baseline으로 채택하고, 이후 구조 변수 sweep으로 최적화를 진행한다.

3.2. 파라미터 스위치를 통한 소자 최적화




그림 2. 파라미터 스위치 결과. 6개의 파라미터- L_g 는 게이트 길이, H_{ch} 는 채널 두께, H_{sus} 는 채널 간 거리, H_{mdi} 는

절연막 두께, H_{bpr} 는 BPR 높이, L_{ext} 는 드레인 영역 내부에서 hot spot 중심이 위치하는 깊이-에 대한 광범위한 파라미터 스위치

본 연구에서는 CFET 소자의 열적 특성을 극대화하기 위해 [그림 2]와 같이 핵심 기하학적 파라미터 6종($L_g, H_{ch}, H_{sus}, H_{mdi}, H_{bpr}, L_{ext}$)에 대한 광범위한 파라미터 스위치를 수행하였다. 각 변수가 열 저항(R_{th})과 최대 온도 변화(ΔT)에 미치는 민감도를 분석하여 최적의 설계 조합인 'All-Best' 조건을 도출하였다.

3.3. 열 분포 시각화 및 기존 연구와의 비교 분석




그림 3. 기존 구조 시뮬레이션 결과 -

(a). 기존 논문의 구조도 (b).기존 논문의 NFET 발열 시뮬레이션, (c).기존 논문의 PFET 발열 시뮬레이션 [1]




그림 4. 파라미터 스위치 결과 -

(a). 제안한 최적의 파라미터 기반의 구조도

(b). 제안한 구조의 NFET 발열 시뮬레이션

(c) 제안한 구조의 PFET 발열 시뮬레이션

본 절에서는 MATLAB 시뮬레이션을 통해 도출된 CFET 소자의 내부 열 분포 히트맵을 제시하고, 기존 선행 연구에서 보고된 결과와의 비교를 통해 제안된 구조의 열 방출 효율성을 검증하였다.[1]

[그림 3]은 기존 연구에서 보고된 CFET 소자의 동작 시 온도 분포를 나타낸다. 또한 [그림 4]는 제안한 All-best 구조의 온도 분포를 나타낸다. 시뮬레이션 결과 Hot-spot의 온도가 All-best 구조에서 확연히 줄어들었으며 효율적으로 열 소산이 이루어지고 있음을 보여준다.




그림 5. 기존 논문의 텅스텐 Baseline과 구조 [1]과 제안한 All-Best 구조의 ΔT , R_{th} , I_{on}/I_{off} 비교 그래프

[그림 5]에서는 본 연구의 제안한 구조와 기존 구조의 온도 변화(ΔT), 열 저항(R_{th}), 그리고 전기적 성능 지표인 I_{on}/I_{off} (PFET 기준)을 비교하였다. PFET 채널의 온도 상승은 W-baseline의 269.5K에서 All-Best의 168.2K로 약 101.3K (38%) 감소하였으며, 열저항(R_{th})역시 2.09×10^6 K/W에서 1.19×10^6 K/W로 약 43% 저감되었다. I_{on}/I_{off} 는 자가 발열에 의한 SS(T) 감소 효과까지 누적되어 260에서 1010으로 약 3.9배 향상되었다. 이를 통해 구조 변수 최적화만으로도 CFET의 자가 발열 특성을 크게 개선할 수 있음을 확인하였다.

IV. 결론 및 향후 연구 방향

본 논문에서는 차세대 반도체 소자인 CFET(Complementary FET)에서 발생하는 자가 발열 문제(Self-heating effect)를 정량적으로 분석하고, 이를 완화하기 위한 구조적 최적화 방안을 제안하였다. MATLAB 기반의 수치해석 시뮬레이터를 통해 3nm 이하 공정 조건에서 소자의 기하학적 파라미터 변화가 내부 온도 분포 및 열 저항에 미치는 영향을 고찰하였다.

연구 결과, CFET의 적층 구조 내에 BTR(Buried Thermal Rail) 구조를 도입하고 열전도율이 우수한 텅스텐(W) 소재를 열 방출 경로로 활용했을 때 가장 뛰어난 냉각 성능을 확인하였다. 특히 최적화된 설계안(All-Best)을 적용할 경우, 기존 설계 대비 열 저항(R_{th})은 약 43% 감소하였으며, 최대 온도 상승폭(ΔT)을 101K 감소, I_{on}/I_{off} 약 3.9배 향상의 성과를 보였다. 이는 자가 발열에 의한 열적 열화가 단순히 온도 상승에 그치지 않고 전기적 성능 저하로 직접 이어지며, 따라서 구조 최적화를 통한 열 관리가 곧 전기적 성능 확보의 핵심임을 보여준다. 결론적으로, 본 연구는 효율적인 2D 전열 해석 프레임워크와 체계적인 구조 최적화를 통해 CFET 자가 발열 문제 완화의 실용적 설계 가이드라인을 제시하였다.

참고문헌

- [1] Pan, Zhecheng, et al. "A buried thermal rail (BTR) technology to improve electrothermal characteristics of complementary field-effect transistor (CFET)." *Micromachines* 14.9 (2023): 1751.
- [2] Belkhiria, Maissa, et al. "2-D-Nonlinear electrothermal model for investigating the self-heating effect in GAAFET transistors." *IEEE Transactions on Electron Devices* 68.3 (2021): 954-961.
- [3] Zhao, Songhan, et al. "Self-heating and thermal network model for complementary FET." *IEEE Transactions on Electron Devices* 69.1 (2021): 11-16.
- [4] Ryckaert, Julien, et al. "The Complementary FET (CFET) for CMOS scaling beyond N3." 2018 IEEE Symposium on Vlsi Technology. IEEE, 2018.
- [5] Subramanian, S., et al. "First monolithic integration of 3D complementary FET (CFET) on 300mm wafers." 2020 Ieee Symposium on Vlsi Technology. IEEE, 2020.
- [6] Hoefflinger, Bernd. "IrdS—international roadmap for devices and systems, rebooting computing, s3s." *NANO-CHIPS 2030: On-Chip AI for an Efficient Data-Driven World* (2020): 9-17.
- [7] Paasschens, J. C. J., S. Harmsma, and R. Van der Toorn. "Dependence of thermal resistance on ambient and actual temperature." *Bipolar/BiCMOS Circuits and Technology*, 2004. Proceedings of the 2004 Meeting. IEEE, 2004.
- [8] E. Pop, R. Dutton, and K. E. Goodson, "Thermal Analysis of Ultra-Thin Body Device Scaling," *IEDM Tech. Dig.*, pp. 883 - 886, 2003.
- [9] Gall, Daniel. "The search for the most conductive metal for narrow interconnect lines." *Journal of Applied Physics* 127.5 (2020).
- [10] Cheng, Ming-Cheng, et al. "An effective thermal model for FinFET structure." *IEEE Transactions on Electron Devices* 61.1 (2013): 202-206.
- [11] Liu, W., and M. Asheghi. "Phonon-Boundary Scattering in Ultrathin Single-Crystal Silicon Layers." *Applied Physics Letters* 84.19 (2004)